形式的検証

Wikipedia contributors, "形式的検証" Wikipedia, https://ja.wikipedia.org/w/index.php?title=%E5%BD%A2%E5%BC%8F%E7%9A%84%E6%A4%9C%E8%A8%BC&oldid=94849621 (accessed 2023/06/17).

概要

形式的検証（けいしきてきけんしょう、英: formal verification）とは、ハードウェアおよびソフトウェアのシステムにおいて形式手法や数学を利用し、何らかの形式仕様記述やプロパティに照らしてシステムが正しいことを証明したり、逆に正しくないことを証明することである。

使い方

形式的検証の適用例としては、内部にメモリを持つ暗号回路、組み合わせ回路、デジタル回路などのシステム、ソースコードで表現されるソフトウェアがある。

これらのシステムの検証は、システムを抽象化した数理モデル上で行われ、その数理モデルと実際のシステムの性質は一致している。
使用される数理モデルとしては、有限状態機械、ラベル付き遷移系、ペトリネット、timed automata、hybrid automata、プロセス計算、プログラミング言語の形式意味論（操作的意味論、表示的意味論、公理的意味論）、ホーア論理などがある。